{\rtf1\ansi\ansicpg1252\deff0\deflang1033{\fonttbl{\f0\fmodern Courier New;}{\f1\fmodern\fcharset0 Courier New;}}
\viewkind4\uc1\pard\f0\fs20 To Level DECE Microprocessor - XC4202 Pinouts for dece****.v - \f1 August 14\f0 , 2001\par
\par
\f1 D\f0 ata\f1 B\f0 us<15>\f1\tab\f0\tab P135\par
\f1 D\f0 ata\f1 B\f0 us<14>\f1\tab\f0\tab P134\par
\f1 D\f0 ata\f1 B\f0 us<13>\f1\tab\f0\tab P129\par
\f1 D\f0 ata\f1 B\f0 us<12>\f1\tab\f0\tab P127\par
\f1 D\f0 ata\f1 B\f0 us<11>\f1\tab\f0\tab P126\par
\f1 D\f0 ata\f1 B\f0 us<10>\f1\tab\f0\tab P125\par
\f1 D\f0 ata\f1 B\f0 us<9>\tab\tab P124\par
\f1 D\f0 ata\f1 B\f0 us<8>\tab\tab P121\par
\f1 D\f0 ata\f1 B\f0 us<7>\tab\tab P120\par
\f1 D\f0 ata\f1 B\f0 us<6>\tab\tab P118\par
\f1 D\f0 ata\f1 B\f0 us<5>\tab\tab P117\par
\f1 D\f0 ata\f1 B\f0 us<4>\tab\tab P116\par
\f1 D\f0 ata\f1 B\f0 us<3>\tab\tab P115\par
\f1 D\f0 ata\f1 B\f0 us<2>\tab\tab P114\par
\f1 D\f0 ata\f1 B\f0 us<1>\tab\tab P112\par
\f1 D\f0 ata\f1 B\f0 us<0>\tab\tab P111\par
\par
\f1 A\f0 ddr\f1 B\f0 us<15>\f1\tab\f0\tab P169\par
\f1 A\f0 ddr\f1 B\f0 us<14>\f1\tab\f0\tab P168\par
\f1 A\f0 ddr\f1 B\f0 us<13>\f1\tab\f0\tab P167\par
\f1 A\f0 ddr\f1 B\f0 us<12>\f1\tab\f0\tab P164\par
\f1 A\f0 ddr\f1 B\f0 us<11>\f1\tab\f0\tab P163\par
\f1 A\f0 ddr\f1 B\f0 us<10>\f1\tab\f0\tab P150\par
\f1 A\f0 ddr\f1 B\f0 us<9>\tab\tab P149\par
\f1 A\f0 ddr\f1 B\f0 us<8>\tab\tab P146\par
\f1 A\f0 ddr\f1 B\f0 us<7>\tab\tab P145\par
\f1 A\f0 ddr\f1 B\f0 us<6>\tab\tab P144\par
\f1 A\f0 ddr\f1 B\f0 us<5>\tab\tab P143\par
\f1 A\f0 ddr\f1 B\f0 us<4>\tab\tab P141\par
\f1 A\f0 ddr\f1 B\f0 us<3>\tab\tab P140\par
\f1 A\f0 ddr\f1 B\f0 us<2>\tab\tab P139\par
\f1 A\f0 ddr\f1 B\f0 us<1>\tab\tab P137\par
\f1 A\f0 ddr\f1 B\f0 us<0>\tab\tab P136\par
\par
rd\tab\tab\tab P170\par
wr\tab\tab\tab P172\par
iom\tab\tab\tab P177\par
\f1 ExtInt\f0\tab\tab P12\par
inta\tab\tab\tab P176\par
\par
sd<6>\tab\tab\tab P97\par
sd<5>\tab\tab\tab P98\par
sd<4>\tab\tab\tab P99\par
sd<3>\tab\tab\tab P100\par
sd<2>\tab\tab\tab P110\par
sd<1>\tab\tab\tab P178\par
sd<0>\tab\tab\tab P179\par
sce12\tab\tab\tab P197\par
sce34\tab\tab\tab P196\par
swr\tab\tab\tab P189\par
sal\tab\tab\tab P186\par
scue\tab\tab\tab P187\par
scu\tab\tab\tab P188\par
sclr\tab\tab\tab P195\par
sa<1>\tab\tab\tab P192\par
sa<0>\tab\tab\tab P193\par
display_clk\tab\tab P65\par
\par
clk\tab\tab\tab P47\par
reset\tab\tab\tab P202\par
p24_dir\tab\tab P74\par
p25_dir\tab\tab P75\par
p26_dir\tab\tab P76\par
\par
\par
User \f1 IO\f0\tab\tab Port(IO Board) \tab Buffer\f1\tab Jumper\tab\tab\f0\tab\f1 Xilinx \f0 Pin\par
\f1 (Label)\tab\tab (10-pin 3M)\tab\tab (Xilinx)\tab (Xilinx)\par
\f0\par
\f1 x\tab\f0\tab\tab 23 I\tab\f1 p1\f0\tab\tab\f1 U\f0 35\tab\tab\f1 J35A in, J35B in\f0\tab\f1\tab\f0 P\f1 28\par
x\tab\tab\tab\f0 23 I\tab\f1 p3\f0\tab\tab\f1 U\f0 35\tab\tab\f1 J35A in, J35B in\f0\tab\tab P\f1 29\par
x\tab\tab\tab\f0 23 I\tab\f1 p4\f0\tab\tab\f1 U\f0 35\tab\tab\f1 J35A in, J35B in\f0\tab\tab P3\f1 0\f0\par
\f1 x\tab\f0\tab\tab 23 I\tab\f1 p5\f0\tab\tab\f1 U\f0 35\tab\tab\f1 J35A in, J35B in\f0\tab\tab P3\f1 1\f0\par
\f1 x\tab\tab\f0\tab 23 I\tab\f1 p6\f0\tab\tab\f1 U\f0 35\tab\tab\f1 J35A in, J35B in\f0\tab\tab P3\f1 2\f0\par
\f1 x\f0\tab\tab\f1\tab\f0 23 I\tab\f1 p7\f0\tab\tab\f1 U\f0 35\tab\tab\f1 J35A in, J35B in\f0\tab\tab P3\f1 3\f0\par
\f1 x\f0\tab\f1\tab\f0\tab 23 I\tab\f1 p8\f0\tab\tab\f1 U\f0 35\tab\tab\f1 J35A in, J35B in\f0\tab\tab P3\f1 4\f0\par
sel_\f1 busAW_busYI\f0\tab 23 I\tab\f1 p10\f0\tab\tab\f1 U\f0 35\tab\tab\f1 J35A in, J35B in\f0\tab\tab P35\par
\par
\f1 Peripheral IO\tab Port (IO Board)\tab Buffer \tab Jumper\tab\tab\tab Xilinx Pin\par
(Label)\tab\tab (10-pin 3M)\tab\tab (Xilinx)\tab (Xilinx)\par
\par
x\tab\tab\tab 24 I\tab p1\tab\tab U36\tab\tab J36 in, P74=0\tab\tab P36\par
x\tab\tab\tab\f0 2\f1 4\f0  I\tab\f1 p3\f0\tab\tab\f1 U\f0 3\f1 6\f0\tab\tab\f1 J36 in, P74=0\f0\tab\tab P\f1 38\par
x\tab\tab\tab\f0 2\f1 4\f0  I\tab\f1 p4\f0\tab\tab\f1 U\f0 3\f1 6\f0\tab\tab\f1 J36 in, P74=0\f0\tab\tab P\f1 39\f0\par
\f1 ExtInt\f0\tab\tab 2\f1 4 \f0 I\tab\f1 p5\f0\tab\tab\f1 U\f0 3\f1 6\f0\tab\tab\f1 J36 in, P74=0\f0\tab\tab P\f1 40\f0\par
\f1 Sin\tab\tab\f0\tab 2\f1 4\f0  I\tab\f1 p6\f0\tab\tab\f1 U\f0 3\f1 6\f0\tab\tab\f1 J36 in, P74=0\f0\tab\tab P\f1 41\f0\par
\f1 Limit\f0\tab\tab\f1\tab\f0 2\f1 4\f0  I\tab\f1 p7\f0\tab\tab\f1 U\f0 3\f1 6\f0\tab\tab\f1 J36 in, P74=0\f0\tab\tab P\f1 42\f0\par
Phase\f1 B\f0\tab\tab 2\f1 4\f0  I\tab\f1 p8\f0\tab\tab\f1 U\f0 3\f1 6\f0\tab\tab\f1 J36 in, P74=0\f0\tab\tab P\f1 43\f0\par
PhaseA\tab\tab 2\f1 4\f0  I\tab\f1 p10\f0\tab\tab\f1 U\f0 3\f1 6\f0\tab\tab\f1 J36 in, P74=0\f0\tab\tab P\f1 44\f0\par
\f1\par
x\tab\f0\tab\tab 2\f1 5\f0  O\tab\f1 p1\tab\tab U37\f0\tab\tab\f1 J37 in, P75 = 1\f0\tab\tab P\f1 45\par
PwmSign\f0\tab\tab 2\f1 5\f0  O\tab\f1 p3\f0\tab\tab\f1 U\f0 3\f1 7\f0\tab\tab\f1 J37 in, P75 = 1\f0\tab\tab P\f1 46\par
NPwmOut\tab\f0\tab 2\f1 5\f0  O\tab\f1 p4\f0\tab\tab\f1 U\f0 3\f1 7\f0\tab\tab\f1 J37 in, P75 = 1\f0\tab\tab P\f1 57\par
PwmOut\f0\tab\tab 2\f1 5\f0  O\tab\f1 p5\f0\tab\tab\f1 U\f0 3\f1 7\f0\tab\tab\f1 J37 in, P75 = 1\f0\tab\tab P\f1 59\par
Sout\f0\tab\tab\tab 2\f1 5\f0  O\tab\f1 p6\f0\tab\tab\f1 U\f0 3\f1 7\f0\tab\tab\f1 J37 in, P75 = 1\f0\tab\tab\f1 P60\par
x\f0\tab\f1\tab\f0\tab 2\f1 5\f0  O\tab\f1 p7\f0\tab\tab\f1 U\f0 3\f1 7\f0\tab\tab\f1 J37 in, P75 = 1\f0\tab\tab\f1 P61\par
x\tab\f0\tab\tab 2\f1 5\f0  O\tab\f1 p8\f0\tab\tab\f1 U\f0 3\f1 7\f0\tab\tab\f1 J37 in, P75 = 1\f0\tab\tab\f1 P63\par
TimerOut\f0\tab\tab 2\f1 5\f0  O\tab\f1 p10\f0\tab\tab\f1 U\f0 3\f1 7\f0\tab\tab\f1 J37 in, P75 = 1\f0\tab\tab\f1 P64\f0\par
}
 